

# Aide assembleur RISC-V

Malo MONIN

## Table des matières

<b>Terminologie</b> .....	2
<b>Instructions</b> .....	3
Opérations arithmétiques et logiques .....	3
Syntaxe .....	3
Sémantique .....	3
Branchements conditionnels .....	4
Syntaxe .....	4
Sémantique .....	4
Interactions avec la mémoire .....	5
Syntaxe .....	5
Sémantique .....	5
Pseudo-instructions utiles .....	5
Récapitulatif .....	6
<b>Syntaxe</b> .....	7
Constantes .....	7
Constantes, mais différent .....	7
<b>Registres</b> .....	8
<b>Autres ressources</b> .....	9

# Terminologie

On rappelle les trois principales tailles de valeurs dans le tableau suivant.

Nom français	Nom anglais	Taille
Octet	<i>Byte</i>	8 bits
Demi-mot	<i>Half-word</i>	16 bits
Mot	<i>Word</i>	32 bits

Tableau 1. – Tailles de valeurs.

On note PC le *program counter* : c'est le registre qui contient l'adresse de la prochaine instruction à exécuter.

# Instructions

## Opérations arithmétiques et logiques

Les opérations arithmétiques et logiques sont toujours effectuées entre deux registres `rs1` et `rs2`, ou entre un registre `rs1` et une constante immédiate sur 12 bits `imm12`. Le résultat est stocké dans un registre `rd`.

### Syntaxe

Les instructions effectuant des opérations entre deux registres acceptent les arguments `rd`, `rs1`, `rs2`. Celles effectuant des opérations entre un registre et une constante immédiate se terminent par `i` et acceptent les arguments `rd`, `rs1`, `imm12`.

**Attention.** Toutes les instructions effectuant des opérations entre deux registres n'ont pas un équivalent effectuant l'opération avec une constante immédiate. Par exemple, l'instruction `subi` n'existe pas.

### Sémantique

Les instructions effectuant des opérations arithmétiques et logiques sont résumées dans les tableaux ci-dessous. Toutes les opérations logiques s'effectuent bit à bit.

Instruction	Valeur stockée dans <code>rd</code>
<code>add</code>	$rs1 + rs2$
<code>sub</code>	$rs1 - rs2$
<code>mul</code>	$rs1 \times rs2$
<code>and</code>	$rs1 \& rs2$
<code>or</code>	$rs1   rs2$
<code>xor</code>	$rs1 \wedge rs2$

Tableau 2. – Opération effectuée par chaque instruction arithmétique ou logique impliquant deux registres.

Instruction	Valeur stockée dans <code>rd</code>
<code>addi</code>	$rs1 + sext(imm12)$
<code>andi</code>	$rs1 \& sext(imm12)$
<code>ori</code>	$rs1   sext(imm12)$
<code>xori</code>	$rs1 \wedge sext(imm12)$

Tableau 3. – Opération effectuée par chaque instruction arithmétique ou logique impliquant un registre et une constante immédiate.

# Branchements conditionnels

Les instructions permettant de réaliser des branchements conditionnels commencent toutes par b.

## Syntaxe

Les arguments sont `rs1`, `rs2`, `imm12`. Alternativement, il est possible de spécifier un label à la place de `imm12`.

## Sémantique

Si la condition est vérifiée, alors `sext(imm12)` est ajouté à la valeur de PC. Sinon, PC est incrémenté comme à la normale.

Les instructions de branchement conditionnel sont résumées dans le tableau ci-dessous.

<b>Instruction</b>	<b>Signification</b>	<b>Condition</b>
<code>beq</code>	<i>Branch if <u>e</u>qual</i>	<code>rs1 = rs2</code>
<code>bne</code>	<i>Branch if <u>n</u>ot <u>e</u>qual</i>	<code>rs1 ≠ rs2</code>
<code>blt</code>	<i>Branch if <u>l</u>ess <u>t</u>han</i>	<code>rs1 &lt; rs2</code>
<code>bge</code>	<i>Branch if <u>g</u>reater than or <u>e</u>qual</i>	<code>rs1 ≥ rs2</code>

Tableau 4. – Condition testée par chaque instruction de branchement conditionnel.

# Interactions avec la mémoire

Les deux manières d'interagir avec la mémoire sont la lecture et l'écriture.

## Syntaxe

Les arguments attendus par les instructions de lecture sont `rd, imm12(rs1)`. Les arguments attendus par les instructions d'écriture sont `rs2, imm12(rs1)`.

## Sémantique

Les instructions d'interaction avec la mémoire interagissent systématiquement avec l'emplacement mémoire commençant à l'adresse `rs1 + sext(imm12)`.

Les opérations de lecture lisent la valeur stockée dans l'emplacement mémoire en la copiant dans `rd`, tandis que les instructions d'écriture écrivent la valeur de `rs2` dans l'emplacement mémoire.

Les instructions impliquant des valeurs plus petites que des mots présentent également des versions non-signées, n'effectuant pas d'extension de signe.

Taille	Instruction de lecture (« <i>load</i> »)		Instruction d'écriture (« <i>store</i> »)	
	Signée	Non-signée (« <i>unsigned</i> »)	Signée	Non-signée (« <i>unsigned</i> »)
<i>Byte</i>	<code>lb</code>	<code>lbu</code>	<code>sb</code>	<code>sbu</code>
<i>Half-word</i>	<code>lh</code>	<code>lhu</code>	<code>sh</code>	<code>shu</code>
<i>Word</i>	<code>lw</code>		<code>sw</code>	

Tableau 5. – Instructions d'interaction avec la mémoire.

## Pseudo-instructions utiles

Les pseudo-instructions sont des instructions qui existent dans l'assembleur, mais qui sont en fait traduites en d'autres instructions lors de l'assemblage. On peut les utiliser de la même manière que des instructions normales.

Syntaxe	Signification	Description
<code>nop</code>	<i>No operation</i>	N'effectue aucune opération visible, mais fait avancer PC.
<code>li rd, imm</code>	<i>Load immediate</i>	Écrit la valeur <code>imm</code> dans <code>rd</code> .
<code>la rd, label</code>	<i>Load address</i>	Écrit l'adresse du label <code>label</code> dans <code>rd</code> .
<code>mv rd, rs1</code>	<i>Move</i>	Copie la valeur de <code>rs1</code> dans <code>rd</code> .
<code>b imm</code>	<i>Branch</i>	Ajoute la valeur <code>imm</code> à PC.
<code>j imm</code>	<i>Jump</i>	Écrit la valeur <code>imm</code> dans PC.
<code>call label</code>	<i>Call</i>	Appelle la fonction débutant en <code>label</code> (écrase la valeur de <code>ra</code> ).
<code>ret</code>	<i>Return</i>	Rend la main à la fonction appelante.

Tableau 6. – Quelques pseudo-instructions assembleur RISC-V.

# Récapitulatif

Instruction	Arguments	Signification
Opérations arithmétiques et logiques		
addi	rd, rs1, imm12	$rd \leftarrow rs1 + sext(imm12)$
andi		$rd \leftarrow rs1 \& sext(imm12)$
ori		$rd \leftarrow rs1   sext(imm12)$
xori		$rd \leftarrow rs1 \wedge sext(imm12)$
add	rd, rs1, rs2	$rd \leftarrow rs1 + rs2$
sub		$rd \leftarrow rs1 - rs2$
mul		$rd \leftarrow rs1 \times rs2$
and		$rd \leftarrow rs1 \& rs2$
or		$rd \leftarrow rs1   rs2$
xor		$rd \leftarrow rs1 \wedge rs2$
Branchements conditionnels		
beq	rs1, rs2, imm12	Si $rs1 = rs2$ , alors PC est décalé de $sext(imm12)$ . Sinon, on passe à l'instruction suivante comme d'habitude.
bne		Idem, avec $rs1 \neq rs2$ .
blt		Idem, avec $rs1 < rs2$ .
bge		Idem, avec $rs1 \geq rs2$ .
Interaction avec la mémoire		
lb	rd, imm12(rs1)	Charge une valeur dans rd depuis l'emplacement mémoire commençant à l'adresse $rs1 + sext(imm12)$ .
lh		
lw		
sb	rs1, imm12(rs2)	Stocke une valeur dans l'emplacement mémoire commençant à l'adresse $rs2 + sext(imm12)$ depuis rs1.
sh		
sw		
Pseudo-instructions utiles		
nop	Aucun	N'effectue aucune opération visible, mais fait avancer PC.
li	rd, imm	Écrit la valeur imm dans rd.
la	rd, label	Écrit l'adresse du label label dans rd.
mv	rd, rs1	Copie la valeur de rs1 dans rd.
b	imm	Ajoute la valeur imm à PC.
j	imm	Écrit la valeur imm dans PC.
call	label	Appelle la fonction débutant en label (écrase la valeur de ra).
ret	Aucun	Rend la main à la fonction appelante.

Tableau 7. – Instructions et pseudo-instructions assembleur RISC-V.

# Syntaxe

## Constantes

Il est possible de déclarer une constante (dont l'identifiant sera essentiellement remplacé par sa valeur lors de l'assemblage, similairement à un `#define` en C) avec la syntaxe `.eqv <identifiant> <valeur>`. Par exemple, `.eqv N 8`.

## Constantes, mais différent

Il est possible de déclarer une valeur qui sera stockée dans la mémoire statique (je crois) avec la syntaxe `.byte <valeur>`, `.half <valeur>` ou `.word <valeur>`, en fonction de la taille de la valeur. Il est possible de stocker plusieurs valeurs à la suite dans la mémoire en spécifiant plusieurs valeurs séparées par des espaces. On peut utiliser un label pour donner un nom à une valeur ainsi déclarée :

`TABLE: .word 1 2 3 4.`

# Registres

L'architecture RISC-V contient 32 registres (apparemment il y en a aussi 32 autres nommés  $f\{0..31\}$  mais ils sont chelous). Chacun de ces registres à un nom usuel (« *ABI Name* ») qui correspond à son utilisation en pratique.

Lors d'un appel de fonction, on ne peut pas savoir quels registres la fonction appelée va modifier. Il faut donc définir des convention de sauvegarde des registres : certains registres requièrent d'être restauré à leur état au début de l'appel à la fin d'une fonction (le sauveur est alors la fonction appelée, car la fonction appelante n'a pas besoin de se préoccuper de ces registres lors d'un appel), tandis que d'autres peuvent être utilisés sans avoir à en restaurer le contenu (le sauveur est donc la fonction appelante, qui ne peut pas supposer que l'état de ces registres sera conservé après un appel).

Les registres utilisés dans le cadre du cours d'architecture de L3 sont présentés dans le tableau suivant.

<i>ABI name(s)</i>	Description	Sauveuse
zero	Vaut toujours zéro. Ne supporte pas l'écriture.	Non-applicable.
ra	Adresse de retour. Modifiée par <code>call</code> , lue par <code>ret</code> .	Appelante.
sp	Pointeur de pile (« <i>stack pointer</i> »). Pointe vers l'emplacement mémoire au dessus de la pile.	Appelée.
a0, a1	Arguments et valeurs de retour.	Appelante.
a <i>i</i> , $i \in \llbracket 2, 7 \rrbracket$	Arguments.	Appelante.
t <i>i</i> , $i \in \llbracket 0, 6 \rrbracket$	Valeurs temporaires.	Appelante.
s <i>i</i> , $i \in \llbracket 0, 11 \rrbracket$	Registres sauvegardés.	Appelée.

Tableau 8. – Registres dans l'architecture RISC-V.

# Autres ressources

Plus d'instructions sont listées sur <https://risc-v.guru/instructions/>.

Des descriptions plus précises des instructions sont données sur <https://lhtin.github.io/01world/app/riscv-isa/?xlen=32>.

Plus de registres et d'informations sur les conventions d'appel à <https://riscv.org/wp-content/uploads/2015/01/riscv-calling.pdf>.

La spécification de RISC-V est disponible à <https://riscv.org/wp-content/uploads/2019/12/riscv-spec-20191213.pdf>.